Segmentació i Paral.lelisme

Segmentació i Paral.lelisme:
Arquitectura dels Microprocessadors Actuals

Objectius de l'assignatura

Proporcionar una visió general de les tècniques utilitzades en el disseny dels microprocessadors actuals d'altes prestacions i en els computadors que els incorporen.

Continguts bàsics

Disseny del processador. Processadors escalars segmentats, processadors superescalars, arquitectures paral·leles i vectorials.

Temari

1. Introducció a les arquitectures avançades (4 hores)

2. Disseny del processador escalar (4 hores)

3. Jerarquia de memòria (6 hores)

4. Processadors escalars segmentats (8 hores)

5. Processadors superescalars (10 hores)

6. Introducció a les arquitectures vectorials (8 hores)

7. Sistemes multiprocessadors amb memòria compartida (8 hores)

Bibliografia bàsica

PATTERSON, D.A., HENNESSY, J.L. Organización y diseño de computadores: la interfaz hardware/software. McGraw Hill.

Bibliografia complementaria

PATTERSON, D.A., HENNESSY, J.L. Arquitectura de computadores: un enfoque cuantitativo. McGraw Hill.
MICROPROCESSOR REPORT. Diversos autors. Recull d'articles de microprocessadors actuals.

Examens d'anys anteriors

Control 20/12/2005: enunciat, solucio

Control 14/11/2005: enunciat, solucio

Examen final 1999/2000

Material per realitar els treballs de l'assignatura (curs 2006/07)

Processadors familia HP PA-RISC: pa7200 (1, 2), pa8000 (1, 2), pa8500, pa8700

Processadors familia IBM Power: Power2, Power3, Power4 (1, 2), Power5 (1, 2)