


# Examen Final Segmentació i Paral·lelisme

Departament d'Arquitectura de Computadors  
25 de gener del 2000

## Problema 1. (1<sup>er</sup> parcial)

Tenemos un procesador segmentado lineal con 6 etapas.



F: fetch, actualiza PC  
DL: decodifica, analiza riesgos, lee registros fuente  
A1: calcula dirección de dato  
M: accede a memoria de datos  
A2: efectúa operación aritmético-lógica, pone (cond) si es OPRM  
E: escribe registro destino al final del ciclo

Las instrucciones a ejecutar son de los cuatro tipos siguientes:

OPRM  $R_i \leftarrow R_i \text{ op Mem}[R_j + R_k]$ ;  $\text{cond} \leftarrow$  según resultado  
LOAD  $R_i \leftarrow \text{Mem}[R_j + R_k]$   
STORE  $\text{Mem}[R_j + R_k] \leftarrow R_i$   
BRANCH if (cond) then  $\text{PC} \leftarrow \text{PC} + \text{Mem}[R_j + R_k]$

**Se pide:**

- a) Diseñar el camino de datos de este procesador para que sea capaz de ejecutar cualquiera de estas instrucciones sin ningún riesgo estructural, usando sucesivamente las 6 etapas.
- b) Sabemos que este camino de datos tiene que incluir algunos cortocircuitos, porque no se produce ningún ciclo de bloqueo cuando ejecuta los 4 fragmentos de código siguientes:

LOAD	$R_3 \leftarrow \text{Mem}[R_4 + R_5]$	OPRM	$R_3 \leftarrow R_3 \text{ op Mem}[R_4 + R_5]$
LOAD	$R_4 \leftarrow \text{Mem}[R_5 + R_6]$	LOAD	$R_4 \leftarrow \text{Mem}[R_5 + R_6]$
STORE	$\text{Mem}[R_3 + R_6] \leftarrow R_5$	OPRM	$R_5 \leftarrow R_5 \text{ op Mem}[R_6 + R_7]$
		BRANCH	if (cond) then $\text{PC} \leftarrow \text{PC} + \text{Mem}[R_3 + R_7]$
	CODIGO I		CODIGO II
LOAD	$R_3 \leftarrow \text{Mem}[R_4 + R_5]$	LOAD	$R_3 \leftarrow \text{Mem}[R_4 + R_5]$
STORE	$\text{Mem}[R_5 + R_6] \leftarrow R_3$	LOAD	$R_4 \leftarrow \text{Mem}[R_6 + R_5]$
OPRM	$R_6 \leftarrow R_6 \text{ op Mem}[R_5 + R_7]$	OPRM	$R_6 \leftarrow R_6 \text{ op Mem}[R_7 + R_5]$
R7]		STORE	$\text{Mem}[R_3 + R_7] \leftarrow R_5$
	CODIGO III		CODIGO IV

Se pide mostrar en cuatro cronogramas distintos la ejecución de cada uno de estos fragmentos de código, para deducir e identificar los cortocircuitos necesarios.

## Problema 2. (2<sup>on</sup> parcial)

Sigui el següent programa:

```
for ( i = 1; i <= N ; i++) {  
    if (A[i] ≠ 0) then X[i] = Y[i] / A[i];  
}
```

i la seva traducció a llenguatge màquina per un processador escalar:

### CODI ESCALAR

```
    mov $1, N  
    mov $2, @A  
    mov $3, @X  
    mov $4, @Y  
bucle: ld F1, 0($2)  
       beqf F1, fin  
       ld F2, 0($3)  
       divf F3, F2, F1  
       st F3, 0($4)  
fin:   add $2, $2, 8  
       add $3, $3, 8  
       add $4, $4, 8  
       dec $1  
       bne $1, bucle
```

Considereu que l'arquitectura superescalar inclou:

- Processador superescalar capaç d'iniciar l'execució de  $W$  instruccions per cicle.
- Unitats funcionals: una unitat funcional entera (latència 1 cicle), una unitat funcional de punt flotant (latència 10 cicles, segmentada) i dos unitats d'accés a memòria (latència 1 cicle).
- El processador incorpora predicció de salts perfecte (sempre encerta el resultat del salt).
- La memòria cache es ideal i té una longitud de línia de 4 paraules (4 instruccions). Considereu que la primera instrucció del programa està alineada al començament d'una línia de cache.

**Es demana:** Calculeu el temps mitjà d'execució del programa que executa  $N=64$  iteracions en l'arquitectura superescalar per amplades d'execució  $W=2$  i  $W=4$ . Considereu que la probabilitat de saltar a "beqf F1, fin" és  $p$ .